Сумматор (АЛУ - арифметико - логическое устройство)
Все многообразие математических операций в процессоре сводится к сложению двоичных чисел. Умножение заменяется многократным сложением, деление - многократным вычитанием, а вычитание - сложением с отрицательным числом. Отрицательное же число заменяется на положительное в дополнительном коде в определенном порядке и производится операция сложения.
Для получения дополнительного кода отрицательного числа можно использовать довольно простой алгоритм:
1. Модуль числа записать прямым кодом в n двоичных разрядах;
2. Получить обратный код числа, для этого значения всех бит инвертировать (все единицы заменить на нули и все нули заменить на единицы);
3. Получить дополнительный код (к обратному коду прибавить единицу).
Пример. Записать дополнительный код отрицательного числа –2002 для 16-ти разрядного компьютерного представления с использованием данного алгоритма.
|
Прямой код |
|-200210| |
00000111110100102 |
|
Обратный код |
инвертирование |
11111000001011012 |
|
|
прибавление единицы |
11111000001011012 + 00000000000000012 |
|
Дополнительный код |
|
11111000001011102 |
Реализация двоичной арифметики в компьютере на базе логических элементов.
Составим таблицы истинности S при сложении двоичных чисел А и В (поразрядно с переносом Р).
| A | B | P | S |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Логическое выражение f=(AvB)& не(A&B) тождественно таблице истинности S и реализуется схемой .
| A | B | A v B | A & B | не(A & B) | f=(A v B)&не(A & B) |
| 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |
Логическая схема полусумматора двоичных чисел (сумма и перенос в старший разряд), но без учета переноса из младшего разряда.
Для того, чтобы построить схему полного одноразрядного сумматора, надо составить таблицу истинности.
|
Слагаемые
|
Перенос из
младшего разряда
|
Перенос
|
Сумма
|
|
|
А
|
В
|
P0
|
P
|
S
|
|
0
|
0
|
0
|
0
|
0
|
|
0
|
1
|
0
|
0
|
1
|
|
1
|
0
|
0
|
0
|
1
|
|
1
|
1
|
0
|
1
|
0
|
|
0
|
0
|
1
|
0
|
1
|
|
0
|
1
|
1
|
1
|
0
|
|
1
|
0
|
1
|
1
|
0
|
|
1
|
1
|
1
|
1
|
1
|
Перенос в старший разряд Р и сумма S тождественны логическим выражениям:
f1 = (A&B) v (A&P0) v (B&P0) и f2 =(AvBvP0) & неP v (A&B&P0)
Задание: на основе f1 и f2 составить таблицу истинности, убедиться в тождественности выражений и построить логическую схему полного одноразрядного сумматора (три входа A, В и P0, два выхода Р и S).
Многоразрядный сумматор состоит из одноразрядных полных сумматоров. На каждый разряд ставится одноразрядный сумматор, причем выход (перенос) сумматора младшего разряда подключен ко входу сумматора старшего разряда.
Рассмотрим схему сложения двух n-разрядных двоичных чисел. При сложении цифр i-го разряда складываются аi и bi, а также pi-1 — перенос из i-1разряда. Результатом будет si – сумма и pi — перенос в старший разряд. Современный сумматор - это "цепочка" из 32 (64) одноразрядных сумматоров.
